摩爾定律之後的下一個成長機會:
超越摩爾定律

By Vince Liu

27 FEB 2021

當所有人都還在討論台積電︑三星和Intel在先進製程上面的戰爭,ASML的EUV以及Moore’s Law還能延續多久時,其實這幾年來半導體的格局已經慢慢地產生了變化。Moore’s Law發展到現在,下一代的工藝變得越來越複雜,對於技術的門檻要求也越來越高,連帶地造成這幾年來讓製程微縮的阻力越來越高。也因為如此,其實各家大廠都在思考在電晶體尺寸微縮越來越難的情況下,要怎麼將單位面積的電晶體數量能夠繼續的加倍。今天我們要討論的主題就是大家可能比較少注意到的,各家大廠已經在競爭的More than Moore定律(超越摩爾定律)的展開。



首先,為了要讓大家對整個半導體發展有一個整體的概念,容許我先前情提要一下Moore’s Law。

Moore’s Law: 已經引領了過去50年半導體產業 / 高科技領域的成長

首先我們簡單介紹一下Moore’s Law, 這個定律其實不算是一個「定律」,而算是一個觀察。它是Intel的共同創辦人Gordon Moore在1975年提出他對電晶體數量成長速度的觀察,他的預測是每兩年電晶體數量會變成兩倍,也就是說每隔兩年電腦的運算速度會變成兩倍,或是說,同樣運算速度的晶片會變成二分之一的價格。雖然Gordon Moore沒有要做一個非常精準的預測,但是事隔幾十年再回來看,這個預測比他原本想像得還要精準。而Moore’s Law也變成每個大的半導體的研討會必定會提到的題目,很多人都會從Moore’s Law的討論來當作是一個引子,進而闡述他們對接下來半導體產業趨勢的看法。


而Moore’s Law的討論為什麼這麼重要?其實不是重要在討論這個定律是不是仍然會延續下去,對業界來說,其實更重要的是藉由這個討論來了解整個業界的趨勢是否得以延續下去,還有這背後產業結構的變化以及其經濟意涵。Moore’s Law代表的是晶片成本下降的趨勢,也代表不同終端產品的應用能力的提升(20年前大家絕對沒有辦法在手機上面做這麼多事情)。


Mr. Gordon解釋Moore’s Law的影片: LINK

圖1. Moore’s Law的歷史進程 (Source: Wikipedia)

More than Moore定律(超越摩爾定律):Moore’s Law之上的成長動能

TSMC, Intel和Samsung這些大廠其實也注意到其實先進製程的開發的複雜度是指數級的在增加,而當製程的複雜度指數增加時,開發的成本也會大幅提高。有鑑於此,目前的大廠都紛紛的在尋找新的方法來延續半導體產業的持續成長,而目前的方向除了進行尺寸微縮的創新以外,系統整合端/封裝端的創新是目前TSMC, Intel和Samsung還有很多封裝大廠正在積極佈局的部分。


More than Moore講正的是在這個萬物互連蓬勃發展的時代,各種不同類型的sensor和IoT裝置所觸發的下一個半導體成長動能。根據ITRS,整個半導體產業的發展可以分為兩個部分,一個就是我們提到的Moore’s Law尺寸微縮的部分,另一個就是各種不同型態晶片還有sensor的發展,即More than Moore的部分(如圖2)。

圖2. More-than-Moore & More Moore overview (Source: More-than-Moore white paper from ITRS)

而為了要在一個系統裡面更有效的整合/應用各種不同的晶片和sensor,不管是半導體大廠或是封裝廠都發展出了許多先進封裝的技術。根據台積電共同執行長劉德音在ISSCC 2021的演講內容(見圖3),台積電也發展了許多先進封裝的製程,如CoWoS,InFo和SoIC…...等,讓客戶可以將不同型態的晶片整合在一個系統裡面,持續提升在系統尺度的電晶體數量。而一直以來,邏輯晶片(CPU,GPU……等等)電晶體數量大量增加的關係,晶片對外頻寬或I/O接腳數量的需求也大量增加,這些在持續發展中的先進封裝的技術,也可以大幅度增加這些晶片對外的接腳數量,滿足這方面的需求(如圖4)。

圖3. TSMC 共同執行長劉德音講解有關系統尺度的創新(Source: ISSCC 2021 中台積電Chairman劉德音的演講)

圖3. 3DFabric技術所帶來可能的I/O密度增加(Source: ISSCC 2021 中台積電Chairman劉德音的演講)

而不止TSMC,這幾年Intel和Samsung也都積極佈局先進封裝。以Intel為例,在最近的Intel Architecture Day 2020,Intel秀出了他們最新的封裝Roadmap。從這個Roadmap我們可以發現,未來的Bump(從晶片接出來的接腳) pitch (接腳到接腳間的距離) 會一路從普通封裝的100um左右,Bump density(接腳密度)~100/mm^2,一直發展到現在最新的Foveros製程(如圖6),其Bump density(接腳密度) 變為10倍左右(Bump pitch為25um~50um & Bump density ~1000/mm^2),大幅度增加接腳的數量。而未來的Intel更計畫微縮Bump pitch到小於10um(Bump density>10000 /mm^2),這也揭示了, 不管是TSMC︑Intel或其他封裝廠,都已經注意到這個系統尺度的趨勢而且早就積極佈局了。

圖5. Intel的先進封裝Roadmap(source: Intel Architecture Day 2020)

圖6. Intel最新的Foveros封裝製程(source: Intel Architecture Day 2020)

而從上面TSMC和Intel的例子也可以發現,半導體製程上面的進展,已經從單純專注在尺寸微縮的Moore’s Law,到整合不同種類晶片Sensor的More than Moore。這上面的競爭已經從單純Moore’s Law單線的競爭,一直延伸到系統整合層面的競爭了。順帶一提,大家可以注意一下,這樣子的趨勢接下來也會影響到IC載板或PCB產業的產業格局 。

總結:半導體產業格局的漸變 - 摩爾定律和超越摩爾定律並進

總體來說,雖然大家現在討論最多的還是Moore’s Law尺寸微縮的部分,但因為IoT市場最近開始快速發展的原因,整個半導體業發展的趨勢也從單純Moore’s Law的尺寸微縮,到現在尺寸微縮(Moore’s Law)還有各種裝置應用的市場(More than Moore)兩個維度並進的格局。而因應More than Moore的發展,各種不同先進封裝的技術也在蓬勃發展中,想辦法把各種不同的晶片以更小的尺寸封裝在一起。這樣的現象也就造就了對PCB/IC載板技術要求的演進,以符合更多不同終端裝置的需求。而除了半導體廠以外,原本的封裝大廠也極力的發展先進封裝技術(比如說System in Package技術),把更多的晶片透過封裝的方式變成更小更薄的系統,滿足更多終端裝置市場的需求(如Apple watch就大量的採用System in Package技術),所以我們相信在未來萬物聯網的時代,先進封裝的技術將會運用得更為廣泛,接下來的發展,是很令人值得注意的。

圖7. 從PC時代到手機時代到AIoT時代(source: MediaTek, Kou-Hung Lawrence Loh, ISSCC2020- Fertilizing AIoT from Roots to Leaves)

喜歡這樣子的文章想持續追蹤的朋友, 可以到我們的 Facebook Page