從半導體製造的學習曲線看台積電的策略
By Vince Liu
6 FEB 2021
最近台積電真的是扭轉了很多我們在外交上努力卻很難達成的事情。讓很多國家反過來尋求晶片產能，而不是我們去求別人。究竟台積電是怎麼在先進製程的競賽中逐漸的形成這麼大的競爭優勢呢?
先進製程的競賽比的是研發能力，但這個研發能力不只是把製程研發出來的能力，而更是提升良率的研發能力。先進製程的工序極為大量，動不動就是1000道等級的製程數目。只要每道製程稍有一點不符合標準，整片晶圓基本上就可以直接報廢了(良率近乎0)。這個差距在早期還不明顯，全世界還有不少玩家可以玩這個遊戲。但到了最近先進製程越來越逼近極限，不少玩家已經開始掉隊(Global Foundry︑UMC……)，沒有足夠的經驗以及資金開發下一世代的製程。而台積電就是目前這個遊戲的佼佼者，先以製程研發和良率提升的執行能力拉開和對手的差距，在獲得市占以及賺取資金後，再度大量投入研發拉開與對手製程上的差距。
感謝最近台積電讓台灣最近在全球重要性十足，所以在這篇，我們會介紹半導體製造的幾個階段，半導體製程開發裡很重要的良率學習曲線。再來分析台積電在先進製程開發做得好的原因，以及它在這三十幾年來是怎麼漸漸的甩開其他競爭對手到現在成為晶圓代工的龍頭的。
預備知識: 半導體製造從研發到量產的幾個階段
新的節點(node)的半導體製程開發主要分成三個階段，R&D︑Ramping和High Volume。半導體製程開發的三個階段，主要就是為了在R&D階段把製程研發出來以及在Ramping階段快速地提高良率後，能夠在最短的時間內以高良率的放量生產（如圖1所示）。
圖1. 半導體製程開發流程
半導體製造的良率學習曲線 (良率提升曲線)
如之前所提，其實在半導體製程開發的每一階段都有非常多的東西需要去測試和調整，而這每天不斷不斷的學習，就造就了先進製程的良率從R&D~High volume階段每天一點一點的提升。而這個良率提升的曲線，我們叫做半導體製造的良率學習曲線，如圖2所示。
圖2. 半導體製程研發的學習曲線(良率提升曲線)
要在先進製程競賽中獲勝，最主要的就是要盡量的縮短良率學習曲線。
話雖然是這樣說，但事實上，在半導體製程中，一塊晶片要被製造出來，晶片製造商所要管理的複雜度是極為恐怖的。原因是，先進製程的工序都非常複雜（數百~千道製程），而每一道工序又有非常多不同的參數要微調，只有同時能夠把每道工序都處理好，最後才會有良率。而要獲得勝利，就是要在最短的時間內把這些製造設備的狀態都調整好，每道製程的製程參數都調整到最佳化，才有辦法領先對手的推出最先進的製程上市。而在半導體廠在R&D到High Volume量產階段，主要會做的事情是:
1. R&D階段：在這個階段除了調整製程以外，還有一件很重要的事情是跟設備供應商一起合作把設備的製程窗口（Process Window）調整到最大。製程窗口的意思是在機台用不同參數範圍去做製造的時候，最終結果仍然能達到要求的範圍。製程窗口調整到最大有幾個好處， 一個是當製程不穩定時，只要仍然在製程窗口範圍內就仍然可以做出好的晶片。二是比如說當前面的製程無法達到要求，需要後面的製程去cover時，可以調整後面製程的製程參數去讓最後的結果達到最好。
2. Ramping階段：在這個階段主要的製程參數已經固定了，最主要是要微調製程參數讓最終的良率在最短的時間可以拉到最高。
3. High Volume：穩定度是最重要的事情，所以大部分的重點都是在怎麼管理設備和生產環境讓整個製程可以源源不斷地去生產出好的晶片。但當有些製程不穩定的情況發生的時候，還是有可能去特別微調設備或參數去讓整個製程繼續保持穩定或者是有更好的良率。
而因為這裡面每一個階段工程師們都需要去學習去找到最好的製程參數，使用新的機台，以及在量產的情況下穩定製程，所以會有一段不短時間的學習曲線。甚至，有很多不是領先的廠商在7奈米的製程之前就因為技術和資金不夠就放棄了，只停留在14奈米製程。
先進製程競賽的關鍵1: 製程領先和獲利投入研發的反覆疊代
在大部分人眼裡看起來沒有什麼相關的資本和技術, 在這場遊戲裡面其實是互相依存的關係。由於半導體製造高資金門檻的關係，所以能夠先將技術推到市場賺到錢的人，就可以更早地將資金投入下一個世代技術的研發，在下一場競爭裡面搶得先機。
台積電非常專注晶圓代工，在技術-資本的循環裡面一次又一次的自我增強後，在這場競賽裡面慢慢地獲得領先的地位。有些人可能會好奇台積電和Intel / 三星的比較，有機會可以再寫一篇仔細一點的文章來討論這個部分，但簡單來說其實不管是Intel和三星其實在公司結構上都不是專注於邏輯晶片晶圓代工的公司。Intel設計和製造都包，所以其實在公司製程有瓶頸的時候，公司反而採取了滿多商業或晶片設計的方案來解決問題。Intel原本也有跨足晶圓代工生意，但也因為對於晶圓代工生意的不熟悉和策略上的三心兩意而沒有做起來。
而三星其實也不是也個專注在邏輯晶片代工的公司，其手機和記憶體代工的生意都遠大於邏輯晶片代工，邏輯晶片代工只能算是二軍。大家雖然覺得三星的總資本支出是較高的 ，但跟台積電相比，三星並沒有這麼專注在邏輯晶片製程，反而主要的將更多的資源投注在記憶體製程上面。最新的消息顯示，台積電在2021年的資本支出為250億到280億美金，三星在半導體製造方面預估資本支出為300億美金左右, 但這包含了記憶體製造和邏輯晶片製造的兩個部分，所以相對於台積電，三星在邏輯晶片製造的投入反而沒有這麼高，所以其實三星要在邏輯晶片製造的領域追上台積電的難度是非常高的。
先進製程競賽的關鍵2: 提早新技術導入 (包含 EUV)
從前面的討論可以了解，在半導體先進製程要取得領先，重點在要找到方法可以加速良率學習曲線。而台積電的做法就是提前的去了解這些最新的科技，並嘗試著應用這些科技提升自己的製造能力。在ASML EUV還非常不成熟的時候(10年前左右)，台積電就已經取得EUV讓員工在廠內使用並熟悉。所以在這兩年EUV量產技術獲得快速突破的時候，台積電可以快速的導入EUV在自己的量產製程中。從N7+先在幾層關鍵的Layer導入EUV後，將這些學習慢慢的擴散放大到N5甚至N3的製程。所以台積電很多提前的佈局和學習，都可以讓其在實際開發製程的時候，比競爭對手快了幾步。
而Intel和三星跟台積電相比，在EUV的導入速度都是比較慢的。Intel因為製程推出速度不如預期的關係，將對EUV的導入時程延後。而三星雖然發表了比較積極的EUV導入計畫，但在執行上其實也不如他們講的那麼順利。反觀台積電，在一開始測試導入EUV之後，目前已經在EUV量產機台的數量上取得了領先（見圖3）。
當然，EUV只是一個例子，在台積電裡面每天都在嘗試許多大大小小的新技術，每個一新技術都可以為台積電帶來小小的競爭優勢，但累積許多小小的競爭優勢後，就建築成一個很難跨越的技術門檻及優勢。
圖3. 台積電在EUV機台數量上還有EUV相關Wafer製造上取得領先 (Source: TSMC)
先進製程競賽的關鍵3：紮實的製程參數實驗和執行
其實最後一點聽起來不是很Sexy，但是是非常重要的。要管理好這麼複雜的製程，在這麼多參數的組合裡面找到最佳製程，就是需要用很科學的方法去設計參數實驗，找到最佳的製程參數範圍。然後累積每一道製程的改善以後，與對手的製程穩定度與良率拉開差距。在我跟很多客戶接觸的經驗當中，這個部分說起來簡單，但真的能執行好的公司真的不多。執行能力的高低，扮演了一個非常重要的關鍵。
總結：不斷精進的台積電
先進製程的開發是一件非常複雜的浩大工程，而每一代新製程對比於上一代製程的複雜度都是以指數成長的。再進入7nm製程以後，已經只剩非常少的玩家有這個技術底子和資金去支持新一代製程的開發了，而台積電是其中的佼佼者。在先進製程的開發中，台積電透過製程開發和資本支出的優勢反覆疊代拉開差距，提早導入新技術縮短學習曲線，再加上科學方法的製程參數調整，在這三十年中不斷地和競爭對手拉開差距，到達現在的領先地位。在圖3中也可以看得出來，台積電從28奈米到7奈米的量產速度的驚人進步。而這種內化的研發和執行能力，也是和競爭對手的最大差距所在，讓其在未來3奈米甚至是2奈米的競賽中獲得領先的關鍵。
圖4. 台積電從28nm製程到7nm製程的放量速度成長 (Source: TSMC)